IBM cria primeiro chip de 5nm usando Nanosheets, coloca 30 mil milhões de transistores em um chip de unha
Um novo chip de teste de 5nm foi desenvolvido pela IBM e seus parceiros que aproveitam as vantagens de um novo processo de fabricação. O novo chip que contém cerca de 30 bilhões de transístores é criado pelo empilhamento de nano-folhas de silício. É capaz de fornecer quase duas vezes o backup de bateria em dispositivos e uma melhoria significativa no desempenho.
BM, juntamente com seus parceiros da Aliança de Pesquisa, desenvolveu um novo chip de 5nm que aumenta o desempenho até 40% com o mesmo poder quando comparado aos chips de 10 nm atualmente disponíveis no mercado.
No entanto, essa não é a única coisa que separa esses novos chips. Desta vez, a IBM não buscou a fabricação FinFET (efeito de campo da barbatana), mas as nano-folhas de silício empilhadas como a estrutura do dispositivo do transistor, conhecido como transistor GAA (gate-all-around). O chip de teste de tamanho de unha de 5nm, assim criado, embala 30 mil milhões de transistores.
A abordagem que eles usaram é chamada de litografia Ultravioleta (EUV). Quase dois anos atrás, eles criaram um nó de teste de 7nm com 20 bilhões de transistores usando a mesma abordagem.
Além de diminuir os dispositivos em tamanho, esses chips, que ainda estão longe de ser comercializados, podem nos ajudar a alcançar um futuro melhor para dispositivos IoT, acelerando a computação cognitiva, aprimorando aplicativos baseados em nuvem e pode ser o dobro da produção de bateria dos dispositivos móveis .
De acordo com a IBM, seu desenvolvimento mais recente pode abrir os portões para dispositivos nanosheet empilhados com propriedades elétricas maiores do que as baseadas no FinFET. Eles demonstraram com sucesso a viabilidade de tais dispositivos.
Espero que a nova pesquisa possa manter a lei de Moore viva. Mesmo a Intel, cujo co-fundador Gordon Moore, previu que o número de transistores duplicaria todos os anos, achou difícil manter a lei.
"Usando a litografia EUV, a largura dos nanosheets pode ser ajustada continuamente, tudo dentro de um único processador de fabricação de chips", lê o post de anúncio.
"Esta capacidade de ajuste permite o ajuste fino de desempenho e potência para circuitos específicos - algo que não é possível com a produção de arquitetura de transistor FinFET de hoje, limitada por sua altura de barbatana de transporte atual".
Não é o caso, a IBM considera a tecnologia FinFET atual como ineficiente para a criação de chips de 5nm. Pode ser usado, mas apenas reduzir o espaço entre as barbatanas não aumentará o fluxo de corrente e, eventualmente, o desempenho.
Mais detalhes sobre o ambicioso projeto de silício foram divulgados na Conferência de Tecnologia e Circuito VLSI 2017 em Quioto, Japão.
De acordo com Gary Patton, da GlobalFoundries, há planos para comercializar seu processo de fabricação de 7nm em 2018, enquanto a agenda para os chips de 5nm usando nanosheets ainda não está clara. A GlobalFoundries, juntamente com a Samsung, faz parte da Aliança de Pesquisa e contribuiu para essa pesquisa que foi realizada no Instituto Politécnico SUNY em Albany, Nova York.
Tem algo a ser adicionado? Deixe seus pensamentos e comentários.
